在 SEMICON Taiwan 前夕于台北举行的 Memory Executive Summit 上，Samsung 的存储产品规划负责人 Choi Jang-seok 公布了一份该公司称为 CUBE 的 3D 存储路线图——容量、利用率、带宽、效率。开出的数字很大，但其中没有任何一项描述的是你现在可以买到的产品。
路线图原文表述
HBM5：性能是 HBM4E 的两倍，每瓦性能提升 20%，热阻降低 20%。zHBM：性能是 HBM4E 的 8 倍，每瓦性能提升 3 倍，并宣称通过将存储直接堆叠在逻辑裸片上而非并排放置，实现热阻降低 75%–90%。zNAND-O：通过 TSV 堆叠四层或八层 V-NAND 裸片，位密度达到 DRAM 的 10 倍，读取带宽为传统 NAND 的 7 倍，并将从 2028 年开始送样。
这种表述错在何处
目前已经流传着两个错误。第一是时态：这些都是目标。HBM5 量产时间被放在 2028 年左右，zHBM 则在 2029 年以后；“Samsung 推出 HBM5”并不属实。第二是基准。文中每一个倍数都是相对 HBM4E 而言——而这本身也还没有进入量产。所谓“比当今存储快八倍”并不是原话，因为当今的存储是 HBM3E 和 HBM4。
这一战略真正的含义
Choi 的核心表述——Samsung “将不再受印刷电路板面积限制”——才是重点。把存储堆叠在逻辑芯片之上，是封装和几何形态层面的论点，而非存内计算：计算并没有进入 DRAM。不过，这确实使 Samsung 直接加入基底裸片的竞争，而这正是 SK hynix 正在定制、TSMC 正在封装的那一层。
值得保留的背景
Korea Herald 指出，DRAM 占 Samsung 第二季度营收的 39%，NAND 占 29.3%。这正是这份路线图所要捍卫的业务。一些被广泛转述的细节——例如用于 HBM4/HBM4E 的 4nm 方案对应 2nm 基底裸片，以及 12 层、16 层和 20 层堆叠——来自 TrendForce，而非韩国媒体对这场主题演讲的报道，因此应据此注明来源，而不应混入 Samsung 自身的说法。