تحدث رئيس تخطيط منتجات الذاكرة في Samsung، Choi Jang-seok، في قمة Memory Executive Summit في تايبيه قبيل SEMICON Taiwan، وعرض خارطة طريق لذاكرة ثلاثية الأبعاد تطلق عليها الشركة اسم CUBE — أي السعة، والانتفاع، وعرض النطاق، والكفاءة. الأرقام الرئيسية كبيرة، لكن أياً منها لا يصف منتجاً يمكن شراؤه.
خارطة الطريق كما وردت
HBM5: ضعف أداء HBM4E، و+20% في الأداء لكل واط، و−20% في المقاومة الحرارية. zHBM: أداء يعادل 8x HBM4E، و3x لكل واط، وانخفاضاً مُعلنًا يتراوح بين 75–90% في المقاومة الحرارية، عبر تكديس الذاكرة مباشرة فوق شريحة المنطق بدلاً من وضعها إلى جانبها. zNAND-O: أربع أو ثماني شرائح V-NAND عبر TSV، وكثافة بتات تعادل 10x مقارنةً بـ DRAM وعرض قراءة يبلغ 7x مقارنةً بـ NAND التقليدية، مع بدء العينات من عام 2028.
ما الذي تخطئه هذه الصياغة
ثمة خطآن ينتشران بالفعل. الأول يتعلق بالزمن: هذه أهداف. الإنتاج الكمي لـ HBM5 محدد تقريباً في 2028، وzHBM بعد 2029؛ لذا فعبارة "Samsung تطلق HBM5" غير صحيحة. أما الخطأ الثاني فهو خط الأساس. فكل المضاعفات المذكورة تُقاس مقابل HBM4E — وهي شريحة ليست في الإنتاج الكمي أيضاً. ولذلك فإن عبارة "أسرع بثماني مرات من الذاكرة الحالية" ليست ما قيل، لأن الذاكرة الحالية هي HBM3E وHBM4.
ما الذي تدّعيه الاستراتيجية فعلياً
جوهر حديث Choi، بأن Samsung "لن تكون بعد الآن مقيدة بمساحة لوحة الدارات المطبوعة"، هو الأساس هنا. فترصيف الذاكرة فوق المنطق حجة تتعلق بالتغليف والهندسة، لا بالحوسبة داخل الذاكرة: فالحوسبة لا تنتقل إلى DRAM. لكنه، مع ذلك، يضع Samsung في منافسة مباشرة على الشريحة الأساسية، وهي الطبقة التي تقوم SK hynix بتخصيصها وتقوم TSMC بتغليفها.
سياق يستحق الإبقاء عليه
تشير Korea Herald إلى أن DRAM شكّلت 39% من إيرادات Samsung في الربع الثاني، وأن NAND شكّلت 29.3%. وهذه هي الأعمال التي تدافع عنها خارطة الطريق هذه. وبعض التفاصيل المتداولة على نطاق واسع — مثل شريحة أساسية بتقنية 2nm مقابل 4nm في HBM4/HBM4E، وحِزَم من 12 و16 و20 طبقة — مصدرها TrendForce لا التقارير الكورية عن الكلمة الرئيسية، وينبغي نسبتها إليها بدلاً من إدراجها ضمن ادعاءات Samsung نفسها.