8월 23일 Hot Chips 38 튜토리얼 데이에서 Samsung은 고대역폭 메모리 스택 아래의 베이스 다이가 어떻게 바뀌고 있는지 설명했습니다. HBM4에서 회사는 D1c DRAM 공정과 logic 4nm 노드를 함께 적용하고 있으며, 이는 그동안 배선 역할로 취급돼 온 층에 쓰이는 파운드리급 로직 공정입니다.
실제로 무엇이 공개됐나
베이스 다이는 스택의 맨 아래에 자리하며, 그 위의 메모리와 옆의 프로세서 사이 인터페이스를 담당합니다. 이를 4nm 로직 공정으로 옮기면 단순한 주소 디코딩과 I/O를 넘어 실제 로직을 수행할 수 있습니다. Samsung의 로드맵은 HBM5까지 이어지며, 회사는 이를 스택당 60GB를 넘고 6 TB/s의 대역폭을 내는 방향으로 제시했습니다.
로드맵을 제약하는 수치
가져갈 핵심 수치는 용량이나 대역폭이 아닙니다. Samsung이 제시한 베이스 다이의 전력 밀도는 sHBM4E에서 sHBM5 사이에 0.5 W/mm2에서 2.0 W/mm2를 웃도는 수준으로 올라가며, 사실상 4배가 됩니다. 이는 DRAM 스택의 맨 아래, 열에 가장 취약한 DRAM 층에서 벌어지는 일입니다. 로드맵의 나머지는 이 열을 얼마나 이동시킬 수 있느냐에 달려 있습니다.
일반적인 해석이 놓치는 점
두 가지입니다. 첫째, 튜토리얼 세션의 로드맵은 제품 발표가 아닙니다. 여기에는 HBM5의 출시일도, 고객도, 가격도 없으며, 목표치를 설명한 슬라이드는 출하 제품이 아닙니다. 둘째, 이 컨퍼런스에서 Samsung에 붙어 널리 유포된 수치 집합인 70%와 230% zHBM 주장도 이번 공개에서 나온 것이 아닙니다. 해당 수치는 집계 보도에서 비롯됐고 세션 녹취에는 없으며, zHBM 자체는 Hot Chips보다 몇 주 앞선 8월 5일경 공개됐습니다. 이번에 새로 나온 내용은 베이스 다이와 HBM5 관련 자료입니다.
베이스 다이가 싸움의 중심이 된 이유
메모리 업체들은 10년 넘게 스택 높이와 대역폭 경쟁을 벌여왔습니다. 스택 하단에 로직 공정을 넣으면 베이스 다이는 단순히 통과하는 곳이 아니라 아키텍처를 더할 수 있는 곳이 됩니다. 바로 그래서 3대 HBM 업체 모두가 튜토리얼 세션을 이 주제에 할애했고, 열 관련 수치가 어디까지 갈지를 결정하는 핵심이 되는 것입니다.