Cadence Design Systems a publié ses résultats du deuxième trimestre après la clôture à Wall Street le 27 juillet, dépassant les attentes et relevé ses prévisions annuelles, sur fond de ce que le PDG Anirudh Devgan a qualifié de "demande accélérée pour nos solutions pilotées par l’IA, tant sur le front du Design for AI que de l’AI for Design." Le titre a gagné environ 4 % après la clôture.

Le trimestre

Le chiffre d’affaires s’est établi à 1,584 milliard de dollars, en hausse de 24 % par rapport à 1,275 milliard de dollars. Le bénéfice dilué par action non-GAAP a atteint 2,11 dollars, contre 1,65 dollar ; le BPA GAAP ressort à 1,33 dollar, contre 0,59 dollar. La marge opérationnelle non-GAAP s’est élevée à 45,5 %, contre 28,4 % en GAAP. Le backlog a atteint un record de 8,1 milliards de dollars, avec des obligations de performance restantes sur 12 mois de 4,2 milliards de dollars. Les prévisions annuelles ont été relevées à un chiffre d’affaires de 6,26 à 6,34 milliards de dollars, soit une croissance d’environ 19 %, avec un BPA non-GAAP de 8,05 à 8,15 dollars.

Là où se situe réellement la croissance

Le chiffre d’affaires IP a progressé de plus de 40 % sur un an, le system design and analysis de 37 %, et l’EDA cœur de métier de 18 % ; l’activité de hardware emulation a gagné 12 nouveaux clients. Cadence a également lancé AuraStack, un « super agent » d’IA pour les cartes de circuits imprimés et le packaging avancé, rejoignant ses agents ChipStack, ViraStack et InnoStack.

La ligne qui n’existe pas

Cadence ne ventile pas son chiffre d’affaires lié à l’IA. Le chiffre de 24 % correspond au chiffre d’affaires total, et les composantes les plus dynamiques — IP et emulation — sont tirées par des clients qui conçoivent des puces d’IA, ce qui est un métier différent de celui de clients qui achètent des fonctionnalités d’IA. La distinction compte lorsqu’on lit le positionnement autour de l’IA agentique : il s’agit d’une affirmation sur l’orientation produit, pas d’un chiffre communiqué. Le backlog n’est pas non plus du chiffre d’affaires, et inclut des contrats pluriannuels ; la seule donnée assortie d’un horizon de 12 mois est le cRPO de 4,2 milliards de dollars.

Pourquoi c’est un indicateur avancé

L’automatisation de la conception électronique se situe 18 à 24 mois en amont de la livraison des puces. Une puce conçue aujourd’hui sur les outils de Cadence est une puce qui atteindra un data center en 2028. Dans une semaine où les valeurs asiatiques de la mémoire ont chuté de 14 % dans un contexte de craintes sur l’offre future, un backlog de conception record constitue un signal contraire : les clients continuent de s’engager dans des cycles de conception pour des accélérateurs qui n’existent pas encore.