Cadence Design Systems отчиталась о результатах за второй квартал после закрытия торгов в США 27 июля, превысив прогнозы и повысив прогноз на весь год на фоне того, что генеральный директор Anirudh Devgan назвал "ускоряющимся спросом на наши решения на базе ИИ как в области Design for AI, так и AI for Design". После закрытия торгов акции выросли примерно на 4%.

Квартал

Выручка составила $1,584 млрд, что на 24% выше $1,275 млрд. Скорректированная разводненная прибыль на акцию по non-GAAP составила $2,11 против $1,65; по GAAP — $1,33 против $0,59. Операционная маржа по non-GAAP составила 45,5%, по GAAP — 28,4%. Backlog достиг рекордных $8,1 млрд, а объем оставшихся к исполнению обязательств на 12 месяцев составил $4,2 млрд. Прогноз на весь год был повышен до выручки в $6,26–6,34 млрд, примерно на 19% больше, а EPS по non-GAAP — до $8,05–8,15.

Где на самом деле сосредоточен рост

Выручка от IP выросла более чем на 40% в годовом выражении, от system design and analysis — на 37%, а от core EDA — на 18%; направление hardware emulation привлекло 12 новых клиентов. Cadence также представила AuraStack — ИИ «суперагент» для печатных плат и advanced packaging, который присоединился к агентам ChipStack, ViraStack и InnoStack.

Строка, которой не существует

Cadence не раскрывает выручку от ИИ. Показатель 24% — это общая выручка, а самые быстрорастущие компоненты — IP и emulation — обусловлены клиентами, проектирующими ИИ-чипы, а это не то же самое, что клиенты, покупающие ИИ-функции. Это различие важно при чтении позиционирования в духе agentic AI: речь идет о направлении продукта, а не о раскрытой цифре. Backlog — это тоже не выручка; он включает многолетние контракты, а единственный показатель с горизонтом 12 месяцев — это cRPO в размере $4,2 млрд.

Почему это опережающий индикатор

Electronic design automation находится на 18–24 месяца впереди поставки кремния. Чип, который сегодня проектируют с помощью инструментов Cadence, — это чип, который попадет в дата-центр в 2028 году. На неделе, когда акции азиатских производителей памяти упали на 14% на опасениях по поводу будущего предложения, рекордный backlog по проектированию — противоположный сигнал: клиенты по-прежнему берут на себя обязательства по циклам разработки ускорителей, которых пока не существует.