Samsung a utilisé FMS 2026 à Santa Clara le 5 août pour montrer à quoi il veut que la mémoire pour l’IA ressemble en trois dimensions. Trois annonces ont été faites, et une seule d’entre elles correspond à un produit.
La partie commercialisée
V10 BV-NAND dépasse les 400 couches, une première dans le secteur, grâce au wafer bonding et à une structure à 3 empilements. La densité augmente de 58% par rapport à la génération V9, avec de meilleures vitesses de lecture/écriture et d’E/S. Samsung indique qu’elle est en production de masse et fournie à Nvidia. Le SSD d’entreprise concurrent de SK hynix à 375 couches doit entrer en production début 2027.
Les concepts
zHBM déplace la HBM du côté de l’accélérateur pour la placer directement au-dessus de celui-ci, et permet l’ajout d’IP sur mesure entre la mémoire et la logique pour des conceptions spécifiques à des applications. L’affirmation mise en avant — jusqu’à huit fois les performances de HBM5 — s’applique à un modèle conceptuel, pas à une puce que quiconque peut acheter. zNAND-O vise l’IA embarquée dans les PC, les téléphones, les robots et les serveurs, en combinant une vitesse proche de la DRAM avec une capacité proche de la NAND. Aucun des deux n’a de date de production.
Pourquoi empiler, au juste
La HBM placée côte à côte consomme de l’énergie et ajoute de la latence sur les pistes de l’interposeur entre la logique et la mémoire. L’empilement raccourcit le trajet. Il concentre aussi la chaleur à l’endroit le plus défavorable — directement au-dessus de la puce la plus chaude — ce qui constitue précisément la raison d’ingénierie pour laquelle personne ne commercialise encore cette approche.
Lire correctement l’annonce
HBM5 elle-même n’est pas en production de masse. Un chiffre exprimé comme un multiple d’une génération non commercialisée, issu d’un modèle conceptuel, relève du positionnement sur la feuille de route. La NAND à 400 couches est l’information ; le 8x est l’argument commercial.