Na Hot Chips 2026, na segunda-feira, a IBM revelou um processador de próxima geração para IBM Z e LinuxONE cujo cada núcleo executa nativamente duas arquiteturas de conjunto de instruções: z/Architecture, a ISA de mainframe que ela carrega desde 1964, e Arm AArch64. Não é emulação. Não é um coprocessador acoplado. Ambas são decodificadas no mesmo núcleo, em hardware.
O que foi realmente revelado
O componente traz 11 núcleos IBM Z operando a 5,7 GHz e acima, fabricados em 2 nm. Cada núcleo recebe 36 MB de L2 privado, apoiado por um L3 virtual de 432 MB e um L4 virtual de 3,5 GB — a hierarquia profunda de cache compartilhado que é a verdadeira assinatura arquitetônica do mainframe. Os núcleos são SMT2. Um acelerador de IA complementar traz 16 núcleos de IA ativos mais um redundante, 96 GB de HBM3e a cerca de 4 TB/s, e se conecta via PCIe Gen6, com a IBM afirmando até 4x os TOPS da geração anterior.
O que a leitura convencional interpreta errado
A formulação sob a qual isso circulará é "os mainframes da IBM agora executam software Arm". Duas coisas estão sendo condensadas nisso. A primeira é o estágio: trata-se de uma revelação de um processador futuro em uma conferência acadêmica. Não há nome de produto, nem janela de disponibilidade e nem data de lançamento em nenhuma fonte aberta. Hot Chips é o espaço em que arquiteturas são descritas, não em que produtos são lançados. A segunda é a palavra nativo. Ela é delimitada por um número que a própria IBM publicou — 2.792 instruções AArch64 implementadas. Isso é uma contagem do que o decodificador suporta, não uma afirmação de que qualquer binário Arm que você tenha vá rodar. Um fornecedor que pudesse reivindicar compatibilidade Arm incondicional não publicaria uma contagem de instruções; publicaria uma certificação de compatibilidade.
Por que a IBM faria isso
O problema do mainframe nunca foi throughput. É que quase ninguém escreve novo software para ele, e a economia da plataforma depende de que cargas de trabalho já existentes continuem onde estão. Um núcleo que absorve binários Arm em silício é uma tentativa de reconquistar o ecossistema de software que a plataforma perdeu — em 2 nm, com silício de inferência HBM3e acoplado, voltado a clientes que querem executar serviços modernos em Linux e Arm ao lado do mecanismo de transações, e não em outro rack.
O que observar
A contagem de instruções é o dado a acompanhar. Se uma divulgação posterior elevar esse número de forma material, ou se a IBM publicar uma declaração de compatibilidade em vez de uma contagem, a alegação muda de natureza. Até lá, trata-se de uma arquitetura com um decodificador interessante e sem data de entrega.