All'Hot Chips 2026 di lunedì, IBM ha reso noto un processore IBM Z e LinuxONE di nuova generazione il cui ogni core esegue nativamente due architetture set di istruzioni: z/Architecture, l'ISA mainframe che porta con sé dal 1964, e Arm AArch64. Non emulazione. Non un co-processore aggiunto. Entrambe decodificate nello stesso core, in hardware.

Ciò che è stato effettivamente reso noto

Il chip integra 11 core IBM Z che funzionano a 5,7 GHz e oltre, realizzati su 2nm. Ogni core dispone di 36 MB di L2 privata, supportata da una L3 virtuale da 432 MB e da una L4 virtuale da 3,5 GB — la profonda gerarchia di cache condivisa che rappresenta la vera firma architetturale del mainframe. I core sono SMT2. Un acceleratore AI companion integra 16 core AI attivi più uno ridondante, 96 GB di HBM3e a circa 4 TB/s, e si collega tramite PCIe Gen6, con IBM che sostiene prestazioni fino a 4 volte superiori in TOPS rispetto alla generazione precedente.

Dove la lettura convenzionale sbaglia

La formula con cui questo annuncio circolerà è: "i mainframe IBM ora eseguono software Arm". In realtà, qui si stanno condensando due elementi. Il primo è il contesto: si tratta di una presentazione di un processore futuro in una conferenza accademica. Non c'è un nome di prodotto, né una finestra di disponibilità, né una data di lancio in alcuna fonte aperta. Hot Chips è il luogo in cui si descrivono architetture, non quello in cui si lanciano prodotti. Il secondo è la parola nativamente. È delimitata da un numero pubblicato dalla stessa IBM — 2.792 istruzioni AArch64 implementate. Si tratta di un conteggio di ciò che il decoder gestisce, non di una dichiarazione che qualunque binario Arm in vostro possesso possa girare. Un fornitore che potesse rivendicare una compatibilità Arm senza limitazioni non pubblicherebbe un conteggio di istruzioni; pubblicherebbe una certificazione di compatibilità.

Perché IBM dovrebbe farlo

Il problema del mainframe non è mai stato la capacità di elaborazione. È che quasi nessuno sviluppa nuovo software per questa piattaforma, e l'economia del sistema dipende dal fatto che i carichi di lavoro già esistenti restino dove sono. Un core che esegue binari Arm in silicio è un tentativo di rientrare nell'ecosistema software che la piattaforma ha perso — a 2nm, con silicio per l'inferenza HBM3e collegato, puntando a clienti che vogliono eseguire servizi moderni Linux e Arm accanto al motore transazionale, invece che su un altro rack.

Cosa tenere d'occhio

Il numero di istruzioni è il dato da seguire. Se una futura rivelazione lo aumenterà in modo significativo, oppure se IBM pubblicherà una dichiarazione di compatibilità invece di un conteggio, la natura dell'annuncio cambierà. Fino ad allora, si tratta di un'architettura con un decoder interessante e senza data di consegna.