#Hot Chips 2026

Maia 200 da Microsoft: 820 mm², 140B transistores, mas memória antiga

Seis pilhas de HBM3e e 7 TB/s, revelados na mesma tarde em que a OpenAI mostrou HBM4 a 15,4 TB/s — e a Microsoft ainda está “preparando para implantar”.

há 4 d

Um pacote de processador Microsoft Azure Maia 200, identificado no dissipador de calor, erguido acima de uma placa de circuito

Chips de IA

A Nvidia apresentou uma LPU da Groq que diz não fabricar

315 PFLOPS, 128 GB de SRAM, 40 PB/s. Cada um desses números corresponde a um rack com 256 chips, e o chip é de outra empresa.

há 4 d

Render de um rack de servidores preto com bandejas aceleradoras empilhadas horizontalmente, sobre fundo preto

OpenAI

Demo da OpenAI no Hot Chips: 27 EFLOPS viram 2,048 chips, em 4 bits

Jalapeño é silício real rodando Codex — 13,4 PFLOP/s, 216 GiB de HBM4, 700 watts. Qualquer comparação com Nvidia cruza uma fronteira de precisão que a invalida.

há 4 d

Close-up de um grande pacote de acelerador de IA com um die de silício exposto, montado em uma placa de circuito verde

Chips de IA

Slides da Waymo no Hot Chips falam em 160 TOPS, não 1,000+

Quatro dias de cobertura disseram que a Waymo havia criado internamente um chip de direção da classe da Nvidia. A divulgação de engenharia descreve algo menor, mais barato e consideravelmente mais interessante.

há 5 d

Fotografia do die do processador da Waymo ao lado de um painel de especificações-chave com 208 mm² em N5, pacote de 45 mm por 45 mm, largura de banda de memória de 273 GB/s e TDP abaixo de 75 W.

Chips de IA

Rubin da Nvidia iguala os 288GB do Blackwell Ultra, mas não os 2 ZFLOPS

A primeira divulgação arquitetural do Rubin veio com dois conjuntos de números. Um descreve uma GPU. O outro descreve o equivalente a uma usina, e os dois já estão sendo misturados.

há 5 d

Slide da Nvidia com o título “Rubin GPU Delivers Industry-Leading Energy Efficiency at AI-Factory Scale”, com uma tabela de especificações listando números em escala de fábrica de IA de 100 MW ao lado de um diagrama de pacote anotado.

Chips de IA

Core de mainframe da IBM executa Arm em silício, com 2,792 instruções

Um processador IBM Z de próxima geração executa nativamente z/Architecture e AArch64 em cada núcleo. O número que a IBM colocou em seu próprio slide é o que limita a alegação.

há 5 d

Slide de apresentação em conferência descrevendo a aceleração de inferência corporativa do processador, 16 núcleos de IA ativos, 96 GB de memória HBM3e e interface PCIe Gen6.